図解Verilog HDL実習 : ゼロからわかるハードウェア記述言語

堀桂太郎 著

ディジタル回路を設計するための考え方やハードウェア記述言語の概要などの基礎から、実際の設計まで、豊富な図版や例題を通して解説。

「BOOKデータベース」より

[目次]

  • 第1章 CPLD/FPGAの基礎
  • 第2章 設計の流れ
  • 第3章 組合せ回路の設計
  • 第4章 順序回路の設計
  • 第5章 階層設計
  • 第6章 シミュレーションの基礎
  • 第7章 開発ツール
  • 付録 VHDLについて

「BOOKデータベース」より

この本の情報

書名 図解Verilog HDL実習 : ゼロからわかるハードウェア記述言語
著作者等 堀 桂太郎
書名ヨミ ズカイ Verilog HDL ジッシュウ : ゼロ カラ ワカル ハードウェア キジュツ ゲンゴ
書名別名 Zukai Verilog HDL jisshu
出版元 森北
刊行年月 2006.12
ページ数 224p
大きさ 23cm
ISBN 4627784112
NCID BA80323729
※クリックでCiNii Booksを表示
全国書誌番号
21175245
※クリックで国立国会図書館サーチを表示
言語 日本語
出版国 日本
この本を: 
このエントリーをはてなブックマークに追加

このページを印刷

外部サイトで検索

この本と繋がる本を検索

ウィキペディアから連想