高速・低消費電力サブミクロンCMOSデバイス技術の研究

[目次]

  • 目次
  • 第1章 序論 / p1
  • 1.1 研究の背景 / p1
  • 1.2 研究の目的 / p4
  • 1.3 本論文の構成と概要 / p6
  • 第1章の参考文献 / p9
  • 第2章 MOSFET縮小化の課題と寄生抵抗・容量の顕在化 / p11
  • 2.1 序 / p11
  • 2.2 MOSFET縮小化の課題 / p12
  • 2.3 寄生抵抗・容量の顕在化 / p22
  • 2.4 まとめ / p26
  • 第2章の参考文献 / p27
  • 第3章 MOSFETの縮小化による高速・低消費電力化の検討 / p31
  • 3.1 序 / p31
  • 3.2 LDD構造MOSFETにおける実効ゲート長の新しい測定法の提案 / p31
  • 3.3 新しい実効ゲート長による各種LDD構造MOSFETの性能評価 / p39
  • 3.4 低電圧高速ハーフミクロンCMOSの設計 / p52
  • 3.5 まとめ / p69
  • 第3章の参考文献 / p70
  • 第4章 ソース・ドレイン寄生抵抗・容量の低減の検討 / p73
  • 4.1 序 / p73
  • 4.2 サリサイドプロセスのサブハーフミクロンCMOSへの適用 / p73
  • 4.3 ローカル配線プロセスのサブハーフミクロンCMOSへの適用 / p95
  • 4.4 まとめ / p117
  • 第4章の参考文献 / p118
  • 第5章 配線負荷の低減の検討 / p123
  • 5.1 序 / p123
  • 5.2 LSI中での配線抵抗と配線容量の重要性の比較 / p124
  • 5.3 低誘電率SiOF膜のサブハーフミクロンCMOSへの適用 / p130
  • 5.4 まとめ / p147
  • 第5章の参考文献 / p148
  • 第6章 総括 / p151
  • 謝辞 / p155
  • 発表論文一覧 / p157

「国立国会図書館デジタルコレクション」より

この本の情報

書名 高速・低消費電力サブミクロンCMOSデバイス技術の研究
著作者等 井田 次郎
書名ヨミ コウソク テイショウヒ デンリョク サブミクロン CMOS デバイス ギジュツ ノ ケンキュウ
この本を: 
このエントリーをはてなブックマークに追加

このページを印刷

外部サイトで検索

この本と繋がる本を検索

ウィキペディアから連想