わかるVerilog HDL入門 : 文法の基礎から論理回路設計、論理合成、実装まで

木村 真也【著】

[目次]

  • 第1章 Verilog HDLの基本文法
  • 第2章 組み合わせ回路の記述
  • 第3章 フリップフロップと応用回路の記述
  • 第4章 同期式順序回路の記述
  • 第5章 Verilog HDLで複雑なシステムを表記する方法
  • 第6章 Verilog HDLとシミュレーション
  • 第7章 論理合成・配置配線とCPLD実装テスト
  • 第8章 Verilog HDLによる記述の注意点とノウハウ
  • 第9章 本格的な応用回路の記述と実装

「BOOKデータベース」より

この本の情報

書名 わかるVerilog HDL入門 : 文法の基礎から論理回路設計、論理合成、実装まで
著作者等 木村 真也
書名ヨミ ワカルVERILOG HDLニュウモン : ブンポウノキソカラロンリカイロセッケイロンリゴウセイジッソウマデ
シリーズ名 トランジスタ技術SPECIAL No.95
出版元 CQ出版
刊行年月 2006.7.1
版表示 改訂新版
ページ数 279p
大きさ 24×19cm
ISBN 978-4-7898-3756-9
NCID BA7737896X
※クリックでCiNii Booksを表示
言語 日本語
出版国 日本
この本を: 
このエントリーをはてなブックマークに追加

Yahoo!ブックマークに登録
この記事をクリップ!
Clip to Evernote
このページを印刷

外部サイトで検索

この本と繋がる本を検索

ウィキペディアから連想