PLL回路の設計と応用 : ループ・フィルタ定数の算出方法とその検証

遠坂俊昭 著

PLL(Phase Locked Loop:位相同期回路)技術は、周波数安定度の高い信号を生成するための回路技術として広く普及している。そのほかにも、ディジタル・データからのクロック信号の再生、FM信号の復調、モータの回転速度制御などにも応用できる汎用性の高い回路技術である。本書では、PLL回路におけるループ・フィルタ定数の算出を主題として、具体的な設計事例をできるだけ多く示しながら、回路シミュレーションと実測によりその特性を検証している。

「BOOKデータベース」より

[目次]

  • 第1章 PLLの動作と回路構成-PLLとシンセサイザ技術のあらまし
  • Appendix A PLL回路はOPアンプと同じ負帰還の応用
  • 第2章 PLL回路の伝達特性-PLL回路の特性はループ・フィルタで決まる
  • 第3章 PLL回路のループ・フィルタ設計法-パッシブ/アクティブ・ループ・フィルタの設計事例と検証
  • 第4章 4046と位相比較器のいろいろ-PLL回路に使用する定番デバイスの基礎知識
  • 第5章 電圧制御発振器VCOの回路技術-VCOに求められる特性とさまざまな発振回路の方式
  • 第6章 プログラマブル分周器の種類と動作-PLLシンセサイザを構成するためのディジタル回路
  • 第7章 PLL回路の計測と評価法-パッシブ/アクティブ・ループ・フィルタのループ利得
  • 第8章 PLLの特性改善ノウハウ-信号純度やロック・スピードを向上させるテクニック
  • 第9章 実用PLLシンセサイザの設計/製作-ループ・フィルタの詳細設計と実測特性で示す
  • Appendix B ループ・フィルタ設計のための正規化グラフ

「BOOKデータベース」より

この本の情報

書名 PLL回路の設計と応用 : ループ・フィルタ定数の算出方法とその検証
著作者等 遠坂 俊昭
書名ヨミ PLL カイロ ノ セッケイ ト オウヨウ : ループ フィルタ テイスウ ノ サンシュツ ホウホウ ト ソノ ケンショウ
書名別名 PLL kairo no sekkei to oyo
出版元 CQ
刊行年月 2003.11
ページ数 319p
大きさ 21cm
ISBN 4789833453
NCID BA64603043
※クリックでCiNii Booksを表示
全国書誌番号
20499700
※クリックで国立国会図書館サーチを表示
言語 日本語
出版国 日本
この本を: 
このエントリーをはてなブックマークに追加

このページを印刷

外部サイトで検索

この本と繋がる本を検索

ウィキペディアから連想