VHDL,Verilog,AHDLによるデジタルシステム設計

原田豊 著

本書は、ハードウェア記述言語-HDL(VHDL、Verilog、AHDL)によるデジタルシステム設計のガイドブックである。解説編では、三つを比較整理し、初心者向きに丁寧な解説を加えてある。演習編では、比較的容易に入手できるAltera社のMax+Plus2を使うことを前提に、経験を積むのに便利な演習プロジェクトを複数用意した。

「BOOKデータベース」より

[目次]

  • FPGA集積回路の構造
  • 解説編(HDLを使ったシステムの記述(HDLと設計フロー
  • HDL記述の構成
  • メモリ回路))
  • 演習編(システムデザイン演習(システム集積回路
  • プロジェクトA 交通信号機
  • プロジェクトB 自動販売機 ほか))

「BOOKデータベース」より

この本の情報

書名 VHDL,Verilog,AHDLによるデジタルシステム設計
著作者等 原田 豊
書名ヨミ VHDL Verilog AHDL ニ ヨル デジタル システム セッケイ
書名別名 VHDL Verilog AHDL ni yoru dejitaru shisutemu sekkei
出版元 丸善
刊行年月 2003.3
ページ数 180p
大きさ 26cm
ISBN 4621071645
NCID BA61533203
※クリックでCiNii Booksを表示
全国書誌番号
20391608
※クリックで国立国会図書館サーチを表示
言語 日本語
出版国 日本
この本を: 
このエントリーをはてなブックマークに追加

このページを印刷

外部サイトで検索

この本と繋がる本を検索

ウィキペディアから連想