ダイナミック連想メモリ(CAM)の設計及びダイナミック形メモリの低電圧化に関する研究

[目次]

  • 目次 / 目次1
  • 第1章 序論 / p1
  • 1.1 MOSダイナミック形メモリの歴史と課題 / p1
  • 1.2 CAMの歴史と課題 / p4
  • 1.3 本研究の目的 / p6
  • 1.4 本研究の内容と本論文の構成 / p7
  • 参考文献(第1章) / p10
  • 第2章 ダイナミック構成による大容量連想メモリ(CAM) / p15
  • 2.1 はじめに / p15
  • 2.2 完全並列形CAMの動作原理と従来形CAMセル構成 / p15
  • 2.3 スタックトキャパシタを用いたダイナミック形CAMセル / p17
  • 2.4 階層形プライオリティエンコーダ / p22
  • 2.5 ビット線制御回路の構成 / p24
  • 2.6 冗長回路構成 / p28
  • 2.7 まとめ / p29
  • 参考文献(第2章) / p31
  • 第3章 ダイナミック形CAMの高機能化回路技術 / p33
  • 3.1 はじめに / p33
  • 3.2 CAMの高機能化のための一致検索演算機能 / p33
  • 3.3 一致検索演算回路の構成と動作 / p37
  • 3.4 一致検索任意論理演算処理動作 / p43
  • 3.5 完全並列形ダイナミックCAMの消費電力 / p47
  • 3.6 まとめ / p49
  • 参考文献(第3章) / p50
  • 第4章 ダイナミック形メモリの低電圧化技術 / p51
  • 4.1 はじめに / p51
  • 4.2 電荷転送ウェルセンス方式(CTWセンス方式) / p51
  • 4.3 レベル制御形ローカル電源(LCL)構成 / p55
  • 4.4 負電圧ワード線技術 / p60
  • 4.5 まとめ / p62
  • 参考文献(第4章) / p64
  • 第5章 288-KbダイナミックCAMへの工学的応用 / p65
  • 5.1 はじめに / p65
  • 5.2 CAMチップの構成 / p65
  • 5.3 複数選択分離回路の構成 / p68
  • 5.4 冗長回路構成 / p71
  • 5.5 歩留りシミュレータ / p73
  • 5.6 チップ性能と諸元 / p76
  • 5.7 まとめ / p82
  • 5.8 付録 / p83
  • 参考文献(第5章) / p85
  • 第6章 低電圧16-MbダイナミックRAMへの工学的応用 / p87
  • 6.1 はじめに / p87
  • 6.2 低電圧動作とVth / p87
  • 6.3 CTWセンス方式とLCL階層電源構成によるアクセス時間の改善 / p89
  • 6.4 ウェルバリア構造によるソフトエラー耐性強化 / p90
  • 6.5 チップ性能と諸元 / p91
  • 6.6 まとめ / p95
  • 参考文献(第6章) / p96
  • 第7章 結論 / p97
  • 謝辞 / p101
  • 研究業績目録 / p102

「国立国会図書館デジタルコレクション」より

この本の情報

書名 ダイナミック連想メモリ(CAM)の設計及びダイナミック形メモリの低電圧化に関する研究
著作者等 山形 整人
書名ヨミ ダイナミック レンソウ メモリ ( CAM ) ノ セッケイ オヨビ ダイナミックケイ メモリ ノ テイデンアツカ ニ カンスル ケンキュウ
この本を: 
このエントリーをはてなブックマークに追加

このページを印刷

外部サイトで検索

この本と繋がる本を検索

ウィキペディアから連想