超高速プロセッサの構成方式とエミュレーションに関する研究

[目次]

  • 論文目録
  • 目次 / p1
  • 1 序論 / p9
  • 1.1 システムのコストと性能 / p9
  • 1.2 プロセッサの構成方式 / p10
  • 1.3 本論文の概要 / p11
  • 1.4 本研究の成果 / p14
  • 2 長形式命令語に基づくVPP500スカラプロセッサの構成方式 / p17
  • 2.1 はじめに / p17
  • 2.2 アーキテクチャの特徴 / p23
  • 2.3 インプリメントの特徴 / p37
  • 2.4 Livermore-14ループを用いたオンキャッシュ性能測定 / p45
  • 2.5 考察 / p47
  • 2.6 おわりに / p50
  • 3 VPP500スカラプロセッサの性能 / p51
  • 3.1 はじめに / p51
  • 3.2 性能測定機構による性能測定項目 / p53
  • 3.3 SPECfp92を用いた性能測定 / p59
  • 3.4 考察 / p69
  • 3.5 今後の展望 / p72
  • 3.6 おわりに / p80
  • 4 命令エミュレーションに基づくMアーキテクチャの構成方式と性能評価 / p81
  • 4.1 はじめに / p81
  • 4.2 動的命令変換手法を適用する際の課題 / p85
  • 4.3 実験システムの概要 / p87
  • 4.4 動的命令変換手法 / p89
  • 4.5 詳細構造 / p98
  • 4.6 自己変更プログラムのための考慮 / p102
  • 4.7 各種プログラムを用いた性能評価 / p105
  • 4.8 今後の展望 / p113
  • 4.9 おわりに / p114
  • 5 結論 / p115
  • 謝辞 / p117
  • 参考文献 / p119
  • 著者発表論文 / p127

「国立国会図書館デジタルコレクション」より

この本の情報

書名 超高速プロセッサの構成方式とエミュレーションに関する研究
著作者等 中島 康彦
書名ヨミ チョウコウソク プロセッサ ノ コウセイ ホウシキ ト エミュレーション ニ カンスル ケンキュウ
この本を: 
このエントリーをはてなブックマークに追加

このページを印刷

外部サイトで検索

この本と繋がる本を検索

ウィキペディアから連想